Prof. Dr. Michael Philippsen

• Automatisiertes Testen von Übersetzern

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2018 - 30.11.2028
  Acronym: AutoCompTest
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/autocomptest/
  Abstract

  Übersetzer für Programmiersprachen sind äußerst komplexe Anwendungen, an die hohe Korrektheitsanforderungen gestellt werden: Ist ein Übersetzer fehlerhaft (d.h. weicht sein Verhalten vom dem durch die Sprachspezifikation definierten Verhalten ab), so generiert dieser u.U. fehlerhaften Code oder stürzt bei der Übersetzung mit einer Fehlermeldung ab. Solche Fehler in Übersetzern sind oftmals schwer zu bemerken oder zu umgehen. Nutzer erwarten deshalb i.A. eine (möglichst) fehlerfreie Implementierung des verwendeten Übersetzers.
  
  Leider lassen sowohl vergangene Forschungsarbeiten als auch Fehlerdatenbanken im Internet vermuten, dass kein real verwendeter Übersetzer fehlerfrei ist. Es wird deshalb an Ansätzen geforscht, mit deren Hilfe die Qualität von Übersetzern gesteigert werden kann. Da die formale Verifikation (also der Beweis der Korrektheit) in der Praxis oftmals nicht möglich oder rentabel ist, zielen viele der Forschungsarbeiten darauf ab, Übersetzer möglichst umfangreich und automatisiert zu testen. In den meisten Fällen erhält der zu testende Übersetzer dabei ein Testprogramm als Eingabe. Anschließend wird das Verhalten des Übersetzers bzw. des von ihm generierten Programms überprüft: Weicht dieses vom erwarteten Verhalten ab (stürzt der Übersetzer also beispielsweise bei einem gültigen Eingabeprogramm mit einer Fehlermeldung ab), so wurde ein Fehler im Übersetzer gefunden. Soll dieser Testvorgang automatisiert stattfinden, ergeben sich drei wesentliche Herausforderungen:
  
  

  • Woher kommen die Testprogramme, auf die der Übersetzer angewendet wird?
  • Was ist das erwartete Verhalten des Übersetzers bzw. des von ihm erzeugten Codes? Wie kann bestimmt werden, ob das tatsächliche Verhalten des Übersetzers korrekt ist?
  • Wie können Testprogramme, die einen Fehler im Übersetzer anzeigen, vorbereitet werden, um der Behebung des Fehlers im Übersetzer bestmöglich behilflich zu sein?

  
  Während die wissenschaftliche Literatur diverse Lösungen für die zweite Herausforderung vorstellt, die auch in der Praxis bereits etabliert sind, stellt die automatisierte Generierung zufälliger Testprogramme noch immer eine große Hürde dar. Damit Testprogramme zur Detektion von Fehlern in allen Teilen des Übersetzers verwendet werden können, müssen diese allen Regeln der jeweiligen Programmiersprache genügen, d.h. die Programme müssen syntaktisch und semantisch korrekt (und damit übersetzbar) sein. Auf Grund der Vielzahl an Regeln "echter" Programmiersprachen stellt die Generierung solcher übersetzbarer Programme eine schwierige Aufgabe dar. Dies wird zusätzlich dadurch erschwert, dass das Programmgenerierungsverfahren möglichst effizient arbeiten muss: Die wissenschaftliche Literatur zeigt, dass die Effizienz eines solchen Verfahrens maßgebliche Auswirkungen auf seine Effektivität hat -- nur wenn in kurzer Zeit viele (und große) Programme generiert werden können, kann das Verfahren sinnvoll zur Detektion von Übersetzerfehlern eingesetzt werden.
  
  In der Praxis scheitert das automatisierte Testen von Übersetzern deshalb oftmals daran, dass kein zugeschnittener Programmgenerator verfügbar ist und die Entwicklung eines solchen einen zu hohen Aufwand bedeutet. Ziel unseres Forschungsprojekts ist daher die Entwicklung von Verfahren, die den Aufwand für die Implementierung von effizienten Programmgeneratoren reduzieren.
  
  Weil in der automatischen Generierung zufälliger Testprogramme zumeist große Programme generiert werden müssen, um eine effiziente Fehlersuche zu ermöglichen, können diese Programme nur schwer zur Behebung des Fehlers verwendet werden. Üblicherweise ist nur ein sehr kleiner Teil des Programms ursächlich für den Fehler, und möglichst viele anderen Teile müssen automatisch entfernt werden, bevor die Behebung des Fehlers plausibel ist. Diese sogenannte Testfallreduktion nutzt auch die bereits angesprochenen Lösungen für die Erkennung des erwarteten Verhaltens und ist für automatisch generierte Programme unerlässlich,
  sodass eine gemeinsame Betrachtung mit den anderen Komponenten sinnvoll ist. Üblicherweise ist die Testfallreduktion so gestaltet, dass fehlerauslösende Programm aus allen Quellen verarbeitet werden können.
  
  Leider ist oftmals nicht klar, welches der verschiedenen in der wissenschaftlichen Literatur vorgestellten Verfahren sich am besten für welche Situation eignet. Außerdem dauert eine Testfallreduktion in einigen Fällen sehr lange. Ziel unseres Forschungsprojekts ist daher, eine aussagekräftige Testfallsammlung zu schaffen und an dieser bestehende Verfahren zu vergleichen und zu verbessern.
  
  Im Jahr 2018 haben wir mit der Entwicklung eines entsprechenden Werkzeugs begonnen. Als Eingabe dient eine Spezifikation der syntaktischen und semantischen Regeln der jeweiligen Programmiersprache in Form einer abstrakten Attributgrammatik. Eine solche erlaubt eine knappe Notation der Regeln auf hohem Abstraktionsniveau. Ein von uns neu entwickelter Algorithmus erzeugt dann Testprogramme, die allen spezifizierten Regeln genügen. Der Algorithmus nutzt dabei diverse technische Ideen aus, um eine angemessene Laufzeit zu erreichen. Dies ermöglicht die Generierung großer Testfallmengen in vertretbarer Zeit, auch auf üblichen Arbeitsplatzrechnern. Eine erste Evaluation hat nicht nur gezeigt, dass unser Verfahren sowohl effektiv als auch effizient ist, sondern auch dass es flexibel einsetzbar ist. So haben wir mit Hilfe unseres Verfahrens nicht nur Fehler in den C-Übersetzern gcc und clang entdeckt (unser Verfahren erreicht dabei eine ähnliche Fehleraufdeckungsgüte wie ein sprachspezifischer Programmgenerator aus der wissenschaftlichen Literatur), sondern auch diverse Bugs in mehreren SMT-Entscheidern. Einige der von uns entdeckten Fehler waren den jeweiligen Entwicklern zuvor noch unbekannt.
  
  Im Jahr 2019 haben wir zusätzliche Features für das Schreiben von Sprachspezifikationen implementiert und die Effizienz des Programmgenerierungsverfahrens gesteigert. Durch die beiden Beiträge konnte der Durchsatz unseres Werkzeugs deutlich gesteigert werden. Des Weiteren haben wir mit Hilfe neuer Sprachspezifikationen Fehler in Übersetzern für die Programmiersprachen Lua und SQL aufgedeckt. Die Ergebnisse unserer Arbeit sind in eine Ende 2019 eingereichte (und inzwischen angenommene) wissenschaftliche Publikation eingeflossen. Neben der Arbeit an unserem Verfahren zur Programmgenerierung haben wir außerdem mit der Arbeit an einem Verfahren zur Testfallreduzierung begonnen. Das Verfahren reduziert die Größe eines zufällig generierten Testprogramms, das einen Fehler in einem Übersetzer auslöst, um die Suche nach der Ursache des Fehlers zu vereinfachen.
  
  Im Jahr 2020 lag der Fokus des Forschungsprojekts auf sprachunabhängigen Verfahren zur automatischen Testfallreduzierung. Die wissenschaftliche Literatur schlägt unterschiedliche Reduzierungsverfahren vor. Da es bislang allerdings keinen aussagekräftigen Vergleich dieser Verfahren gibt, ist unklar, wie effizient und effektiv die vorgeschlagenen Reduzierungsverfahren tatsächlich sind. Wie wir festgestellt haben, gibt es dafür im Wesentlichen zwei Gründe, die darüber hinaus auch die Entwicklung und Evaluation neuer Verfahren erschweren. Zum einen verwenden die vorhandenen Implementierungen der vorgeschlagenen Reduzierungsverfahren unterschiedliche Implementierungssprachen, Programmrepräsentationen und Eingabegrammatiken. Mit diesen Implementierungen ist ein fairer Vergleich dieser Verfahren deshalb kaum möglich. Zum anderen gibt es keine umfangreiche Sammlung von (noch unreduzierten) Testprogrammen zur Evaluation von Reduzierungsverfahren. Dies hat zur Folge, dass die publizierten Reduzierungsverfahren jeweils nur mit sehr wenigen Testprogrammen evaluiert wurden, was die Aussagekraft der präsentierten Ergebnisse beeinträchtigt. Da in manchen Fällen darüber hinaus nur Testprogramme in einer einzigen Programmiersprache verwendet wurden, ist bislang unklar, wie gut diese Verfahren für Testprogramme in anderen Programmiersprachen funktionieren (wie sprachunabhängig diese Verfahren also tatsächlich sind). Um diese Lücken zu schließen, haben wir im Jahr 2020 mit der Implementierung eines Frameworks begonnen, das die wichtigsten Reduzierungsverfahren beinhaltet und so einen fairen Vergleich dieser Verfahren ermöglicht. Außerdem haben wir mit der Erstellung einer Testfallsammlung begonnen. Diese beinhaltet bereits etwa 300 Testprogramme in den Sprachen C und SMT-LIB 2, die etwa 100 unterschiedliche Fehler in realen Übersetzern auslösen. Diese Testfallsammlung erlaubt nicht nur aussagekräftigere Vergleiche von Reduzierungsverfahren, sondern verringert außerdem den Aufwand für die Evaluation zukünftiger Verfahren. Anhand erster Experimente konnten wir feststellen, dass es bislang kein Reduzierungsverfahren gibt, dass in allen Fällen am besten geeignet ist.
  
  Außerdem haben wir uns im Jahr 2020 mit der Frage beschäftigt, wie das im Rahmen des Forschungsprojekts entstandene Framework zur Generierung zufälliger Testprogramme erweitert werden kann, um neben funktionalen Fehlern auch Performance-Probleme in Übersetzern finden zu können. Im Rahmen einer Abschlussarbeit ist dabei ein Verfahren entstanden, das eine Menge zufällig generierter Programme mit Hilfe von Optimierungstechniken schrittweise so verändert, dass die resultierenden Programme im getesteten Übersetzer deutlich höhere Laufzeiten als in einer Referenzimplementierung auslösen. Erste Experimente haben gezeigt, dass so tatsächlich Performance-Probleme in Übersetzern gefunden werden können.
  
  Im Jahr 2021 haben wir die Implementierung der wichtigsten Reduzierungsverfahren aus der wissenschaftlichen Literatur sowie die Erstellung einer Testfallsammlung für deren Evaluation abgeschlossen. Aufbauend darauf haben wir außerdem einen quantitativen Vergleich der Verfahren durchgeführt; soweit wir wissen, handelt es sich dabei um den mit Abstand umfangreichsten und aussagekräftigsten Vergleich bisheriger Reduzierungsverfahren. Unsere Ergebnisse zeigen, dass es bislang kein Verfahren gibt, das in allen Anwendungsfällen am besten geeignet wäre. Außerdem konnten wir feststellen, dass es für alle Verfahren zu deutlichen Ausreißern kommen kann, und zwar sowohl hinsichtlich Effizienz (also wie schnell ein Reduzierungsverfahren ein Eingabeprogramm reduzieren kann) als auch Effektivität (also wie klein das Ergebnis eines Reduzierungsverfahrens ist). Dies deutet darauf hin, dass es noch Potenzial für die Entwicklung weiterer Reduzierungsverfahren in der Zukunft gibt, und unsere Ergebnisse liefern einige Einsichten, was dabei zu beachten ist. So hat sich beispielsweise gezeigt, dass ein Hochziehen von Knoten im Syntaxbaum unabdingbar für die Generierung möglichst kleiner Ergebnisse (und damit eine hohe Effektivität) ist und dass eine effiziente Behandlung von Listenstrukturen im Syntaxbaum notwendig ist. Die Ergebnisse unserer Arbeit sind in eine im Jahr 2021 eingereichte und angenommene Publikation eingeflossen.
  
  Außerdem haben wir im Jahr 2021 untersucht, ob bzw. wie sich die Effektivität unseres Programmgenerierungsverfahrens steigern lässt, wenn bei der Generierung die Überdeckung der zugrundeliegenden Grammatik berücksichtigt wird. Im Rahmen einer Abschlussarbeit wurden dazu unterschiedliche, aus der wissenschaftlichen Literatur stammende kontextfreie Überdeckungsmetriken für den Anwendungsfall adaptiert sowie implementiert und evaluiert. Dabei hat sich gezeigt, dass die Überdeckung hinsichtlich einer kontextfreien Metrik nur bedingt mit der Fehleraufdeckung korreliert.  In zukünftigen Arbeiten sollte deshalb untersucht werden, ob Überdeckungsmetriken, die auch kontextsensitive, semantische Eigenschaften berücksichtigen, besser für diesen Anwendungsfall geeignet sind.
  
  Im Jahr 2022 wurde im Rahmen einer Abschlussarbeit mit der Entwicklung eines Rahmenwerks für die Realisierung sprachadaptierter Reduktionsverfahren begonnen. Dieses Rahmenwerk stellt eine domänenspezifische Sprache (DSL) zur Verfügung, mit deren Hilfe sich Reduktionsverfahren auf einfache und knappe Art und Weise beschreiben lassen. Mit diesem Rahmenwerk und der entwickelten DSL soll es möglich sein, bestehende Reduktionsverfahren mit möglichst wenig Aufwand an die Besonderheiten einer bestimmten Programmiersprache anpassen zu können. Die Hoffnung dabei ist, dass solche sprachadaptierten Verfahren noch effizienter und effektiver arbeiten können als die bestehenden, sprachunabhängigen Reduktionsverfahren. Darüber hinaus soll das Rahmenwerk auch den Aufwand für die Entwicklung zukünftiger Reduktionsverfahren verringern und könnte so einen wertvollen Beitrag für die Forschung auf diesem Gebiet leisten.
  
  In Jahr 2023 lag der Fokus des Forschungsprojekts auf den Listenstrukturen, die bereits in 2021 kurz angesprochen wurden: Nahezu alle seit 2021 untersuchten Verfahren gruppieren Knoten im Syntaxbaum in Listen, um aus diesen dann mittels eines Listenreduktionsverfahrens nur die notwendigen Knoten auszuwählen. Unsere Experimente haben gezeigt, dass teilweise 70% und mehr der Reduktionszeit in Listen mit mehr als zwei Elementen verbracht wird. Diese Listen sind deswegen relevant, weil es in der wissenschaftlichen Literatur verschiedene Listenreduktionsverfahren gibt, diese sich aber für Listen mit zwei oder weniger Elementen nicht unterscheiden. Da der zeitliche Anteil so hoch sein kann, haben wir diese verschiedenen Listenreduktionsverfahren in unsere in 2020/2021 entwickelten Implementierungen der wichtigen Reduktionsverfahren integriert. Dabei haben wir neben den Verfahren aus der Literatur auch solche aufgenommen, die nur auf einer Website beschrieben oder nur in einer frei zugänglichen Implementierung umgesetzt waren.
  
  Es wurde auch untersucht, wie man eine Listenreduktionen an einer Stelle unterbrechen und später fortsetzen kann. Die Idee war, auf der Basis einer Priorisierung zwischenzeitlich eine andere Liste zu reduzieren, die eine größere Auswirkung auf die Verkleinerung hat. In einigen Fällen trat der erhoffte Geschwindigkeitsgewinn zwar ein, es bleiben aber Fragen offen, die weitere Experimente mit priorisierenden Reduzierern und Listenreduktionsverfahren erfordern.
  
  Im Jahr 2024 konnten wir erfolgreich erste Ergebnisse aus der Untersuchung der Listenreduktionsverfahren publizieren: Durch das Austauschen der Listenverfahren können etablierte Reduzierungsverfahren um bis zu 74,7% beschleunigt werden. Erwartungsgemäß profitieren Verfahren, die lange Listen verursachen, am stärksten von der Änderung.
  Außerdem wurde untersucht, welchen Einfluss die Reihenfolge der Listenelemente hat.
  Hier können auch bis zu 44,1% der Laufzeit eingespart werden, aber zwei Aspekte verringern die Effektivität einer Umsortierung:
  
  

  1. Die textuelle Reihenfolge, in der die Listenelemente üblicherweise aufgereiht werden, ist bereits eine vergleichsweise gute Reihenfolge.
  2. Die gleichen Aspekte, die ein Listenverfahren schnell machen, sorgen für einen geringeren Einfluss der Reihenfolge. 

  
  Im Rahmen von zwei Abschlussarbeiten wurden zwei weitere Aspekte untersucht:
  
  

  1. Das von 2018 - 2021 entwickelte Werkzeug zur Erzeugung von Testprogrammen nutzt den zu testenden Übersetzer nur als sogenannte "black box", d.h. es erzeugt Programme, ohne auf Informationen aus dem Übersetzer zurückzugreifen. In einer Abschlussarbeit wurde versucht, mittels Überdeckungsinformationen aus dem getesteten Übersetzer die erzeugten Programme zu verbessern.
  2. Bei den Reduzierungsverfahren ist ein Cache wichtig, um für sich wiederholende Reduktionskandidaten nicht immer den zu testenden Übersetzer auszuführen. Naive Implementierungen dieser Caches werden jedoch sehr groß. Im Jahr 2023 wurde bereits ein dediziertes Cache-Verfahren vorgestellt, das die Cache-Größe um ca. 90% verkleinern kann. Leider ist dieses Cache-Verfahren nicht für alle in unserem Framework enthaltenen Reduzierungsverfahren geeignet und wurde deswegen in einer Abschlussarbeit entsprechend erweitert.

  
  Im Jahr 2025 betrachteten wir zwei bisher unzureichend untersuche Fragen der Testfallreduktion:
  

  1. Erstens verglichen wir die sprachunabhängigen Reduzierer unseres Rahmenwerks von 2021 mit dem Sprachspezifischen CReduce. CReduce erzeugt tendenziell kleinere Ergebnisse, benötigt aber mehr Laufzeit; die integrierte Parallelisierung gleicht allerdings einen Teil der Verlangsamung aus und hält es wettbewerbsfähig.
  2. Zweitens untersuchten wir den Einfluss der Größe der während der Reduktion erzeugten Zwischenergebnisse auf die gesamte Reduktionszeit. Obwohl kleine Dateien generell schneller verarbeitet werden, ist die Größe nicht alleinig ausschlaggebend, und andere Faktoren spielen auch eine Rolle.

  
  Zusätzlich haben zwei Abschlussarbeiten die folgenden Themen untersucht:
  

  1. Integration von Bonsai Fuzzing in unser von 2018 bis 2021 entwickelten Programmgenerator um die erzeugten Programme von sich aus klein zu halten. Das Verfahren war weniger Erfolgreich als gewünscht weil Bonsai Fuzzing aufwändigere (und deshalb langsamere) Orakel verwenden muss und der Speicherbedarf linear wächst und dabei üblich vorhandene Speichermengen überschreitet.
  2. Einfluss der zur Erstellung von Syntaxbäumen verwendeten Grammatik auf die Reduktionseigenschaften: Durch das Transformieren von Grammatiken, ohne die akzeptierte Sprache zu ändern - was eine vorhersehbare Veränderung der Syntaxbäume verursacht - zeigte sich, dass Testfallreduzierer auf bestimmte grammatische Merkmale angewiesen sind, und wenn sich diese ändern, so ändern sich auch deren Laufzeiten und Ergebnisqualitäten. Einige Werkzeuge sind weitaus empfindlicher als andere. Diese Erkenntnisse könnten helfen zu erklären, warum sich die Eigenschaften von Reduzierern bei verschiedenen Sprachen und Programmquellen so stark unterscheiden.
  →More information

• OpenMP für rekonfigurierbare heterogene Architekturen

  
  (Drittmittelfinanzierte Gruppenförderung – Teilprojekt)
  Overall project: OpenMP für rekonfigurierbare heterogene Architekturen
  Project leader: Michael Philippsen
  Term: 01.11.2017 - 31.12.2023
  Acronym: ORKA
  Funding source: Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR)
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/orka/
  Abstract

  High-Performance Computing (HPC) ist ein wichtiger Bestandteil für die europäische Innovationskapazität und wird auch als ein Baustein bei der Digitalisierung der europäischen Industrie gesehen. Rekonfigurierbare Technologien wie Field Programmable Gate  Array (FPGA) Module gewinnen hier wegen ihrer Energieeffizienz, Performance und ihrer Flexibilität immer größere Bedeutung.
  Es wird außerdem zunehmend auf HPC-Systeme mit heterogenen Architekturen gesetzt, auch auf solche mit FPGA-Beschleunigern. Die große Flexibilität dieser FPGAs ermöglicht es, dass eine große Klasse von HPC-Applikationen mit FPGAs realisiert werden kann. Allerdings ist deren Programmierung bisher vorwiegend Spezialisten vorbehalten und sehr zeitaufwendig, wodurch deren Verwendung in Bereichen des wissenschaftlichen Höchstleistungsrechnens derzeit noch selten ist.
  Im HPC-Umfeld gibt es verschiedenste Programmiermodelle für heterogene Rechnersysteme mit einigen Typen von Beschleunigern. Gängige Programmiermodelle sind zum Beispiel OpenCL (opencl.org), OpenACC (openacc.org) und OpenMP (OpenMP.org). Eine produktive Verwendbarkeit dieser Standards für FPGAs ist heute jedoch noch nicht gegeben.
  
  Ziele des ORKA-Projektes sind:
  

  1. Nutzung des OpenMP-4.0-Standards als Programmiermodell, um ohne Spezialkenntnisse heterogene Rechnerplattformen mit FPGAs als rekonfigurierbare Architekturen durch portable Implementierungen eine breitere Community im HPC-Umfeld zu erschließen.
  2. Entwurf und Implementierung eines Source-to-Source-Frameworks, welches C/C++-Code mit OpenMP-4.0-Direktiven in ein ausführbares Programm transformiert, das die Host-CPUs und FPGAs nutzt.
  3. Nutzung und Erweiterung existierender Lösungen von Teilproblemen für die optimale Abbildung von Algorithmen auf heterogene Systeme und FPGA-Hardware.
  4. Erforschung neuer (ggf. heuristischer) Methoden zur Optimierung von Programmen für inhärent parallele Architekturen.
     

  
  Im Jahr 2018 wurden folgende wesentlichen Beiträge geleistet:
  

  • Entwicklung eines Source-to-Source Übersetzerprototypen für die Umschreibung von OpenMP-C-Quellcode (vgl. Ziel 2).
  • Entwicklung eines HLS-Übersetzerprototypen, der in der Lage ist, C-Code in Hardware zu übersetzen. Dieser Prototyp bildet die Basis für die Ziele 3 und 4.
  • Entwicklung mehrerer experimenteller FPGA-Infrastrukturen für die Ausführung von Beschleunigerkernen (nötig für die Ziele 1 und 2).

  Im Jahr 2019 wurden folgende wesentlichen Beiträge geleistet:
  

  • Veröffentlichung zweier Papiere: "OpenMP on FPGAs - A Survey" und "OpenMP to FPGA Offloading Prototype using OpenCL SDK".
  • Erweiterung des Source-to-Source Übersetzerprototypen um OpenMP-Target-Outlining (incl. Smoke-Tests).
  • Fertigstellung des technischen Durchstichs für den ORKA-HPC-Prototypen (OpenMP-zu-FPGA-Übersetzer).
  • Benchmark-Suite für die quantitative Leistungsanalyse von ORKA-HPC.
  • Erweiterung des Source-to-Source Übersetzerprototypen um das Genom für die genetische Optimierung der High-Level-Synthese durch Einstellen von HLS-Pragmas.
  • Prototypische Erweiterung des TaPaSCo-Composers um ein (optionales) automatisches Einfügen von Hardware-Synchronisationsprimitiven in TaPaSCo-Systeme.
    

  Im Jahr 2020 wurden folgende wesentlichen Beiträge geleistet:

  • Weiterentwicklung der Genetischen Optimierung.
  • Aufbau eines Docker-Containers für zuverlässige Reproduzierbarkeit der Ergebnisse.
  • Integration der Softwarekomponenten der Projektpartner.
  • Plugin-Architektur für Low-Level-Plattformen.
  • Implementation und Integration zweier LLP-Plugin-Komponenten.
  • Erweiterung des akzeptierten OpenMP-Sprachstandards.
  • Erweiterung der Test-Suite.

  Im Jahr 2021 wurden folgende wesentlichen Beiträge geleistet:

  • Erweiterung der Benchmark-Suite.
    
  • Erweiterung der Test-Infrastruktur.
    
  • Erfolgreicher Projektabschluss mit Live-Demo für den Projektträger.
    
  • Evaluation des Projekts.
    
  • Veröffentlichung der Publikation "ORKA-HPC - Practical OpenMP for FPGAs".
    
  • Veröffentlichung des Quell-Codes und der Disseminationsumgebung auf Github.
  • Erweiterung des akzeptierten OpenMP-Sprachstandards um neue OpenMP-Klauseln für die Steuerung der FPGA-bezogenen Transformationen.
  • Weiterentwicklung der Genetischen Optimierung.
  • Untersuchung des Verhältnisses von HLS-Leistungsschätzwerten und tatsächlichen Leistungskennzahlen.
  • Aufbau eines linearen Regressionsmodells für die Vorhersage der tatsächlichen Leistungskennzahlen auf Basis der HLS-Schätzwerte.
  • Entwicklung von Infrastruktur für die Übersetzung von OpenMP-Reduktionsklauseln.
  • Erweiterung um die Übersetzung vom OpenMP-Pragma `parallel for` in ein paralleles FPGA-System.

  Im Jahr 2022 wurden folgende wesentlichen Beiträge geleistet:

  • Generierung und Veröffentlichung eines Datensatzes zur Untersuchung des Verhältnisses von HLS-Ressourcenschätzwerten und tatsächlichen Leistungskennzahlen.
  • Erstellung und vergleichende Evaluierung verschiedener Regressionsmodelle zur Vorhersage der tatsächlichen Systemperformanz aus frühen Schätzwerten.
  • Analyse und Bewertung der durch die HLS generierten Ressourcenabschätzungen.
  • Veröffentlichung der Publikation “Reducing OpenMP to FPGA Round-trip Times with Predictive Modelling”.
  • Entwicklung eines auf dem Polyeder-Modell beruhenden Verfahrens zur Detektion und Entfernung von redundanten Lese-Operationen in FPGA-Stencil-Codes.
  • Implementierung dieses Verfahrens in ORKA-HPC.
  • Quantitative Evaluation der Stärken dieses Verfahrens und Ermittlung der Voraussetzungen, unter denen das Verfahren anwendbar ist.
  • Veröffentlichung der Publikation “Employing Polyhedral Methods to Reduce Data Movement in FPGA Stencil Codes”.
    

  Im Jahr 2023 wurden folgende wesentlichen Beiträge geleistet:

  • Entwicklung und Implementierung eines Optimierungsverfahrens von kanonischen Schleifenschachteln (z.B. aus OpenMP-Target-Regionen) für die FPGA-Hardware-Erzeugung mittels HLS. Der Kern des Verfahrens ist eine auf dem Polyeder-Modell basierende Schleifenrestrukturierung, welche mithilfe von Schleifen-Kachelungen, Fließbandverarbeitung, und Port-Verbreiterung unnötige Datentransfers vom/zum FPGA-Board-RAM vermeidet, die Anzahl der parallel aktiven Schaltkreise erhöht, den Datendurchsatz zum FPGA-Board-RAM maximiert und Schreib/Lese-Latenzen versteckt.
  • Quantitative Evaluation der Stärken und Anwendungsfelder dieses Optimierungsverfahrens mithilfe von ORKA-HPC.
  • Veröffentlichung des Verfahrens im Konferenz-Papier “Employing polyhedral methods to optimize stencils on FPGAs with stencil-specific caches, data reuse, and wide data bursts”.
  • Veröffentlichung eines Reproduktionspakets für das Optimierungsverfahrens.
  • Vorstellung des Verfahrens auf der Tagung “14th International Workshop on Polyhedral Compilation Techniques” im Rahmen eines halbstündigen Vortrags.
  • Entwicklung eines Verfahrens für die vollautomatische Integration von Multi-Purpose-Caches in aus OpenMP generierte FPGA-Lösungen.
  • Evaluation von Multi-Purpose-Caches in Kombination mit HLS-generierten Hardwareblöcken.
  • Veröffentlichung der Publikation “Multipurpose Cacheing to Accelerate OpenMP Target Regions on FPGAs” (Best Paper Award).

  Im Jahr 2024 wurden folgende wesentlichen Beiträge geleistet:
  

  • Anpassung mehrerer bereits publizierter Cacheing-Ansätze auf ausgelagerte OpenMP-Codes und Einbau der Verfahren in ORKA-HPC
  • Entwicklung und Evaluation neuartiger mehrstufiger Caches für HLS-Kernel 
    
  • Veröffentlichung der Ergebnisse in der Publikation "Multilayer Multipurpose Caches for OpenMP Target Regions on FPGAs" und Vorstellung der Arbeit bei der IWOMP 2024 in Perth
  →More information

• Software-Wasserzeichen

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2016 - 30.11.2028
  Acronym: SoftWater
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/softwater/
  Abstract

  Unter Software-Wasserzeichnen versteht man das Verstecken von ausgewählten Merkmalen in Programme, um sie entweder zu identifizieren oder zu authentifizieren. Das ist nützlich im Rahmen der Bekämpfung von Software-Piraterie, aber auch um die richtige Nutzung von Open-Source Projekten (wie zum Beispiel unter der GNU Lizenz stehende Projekte) zu überprüfen. Die bisherigen Ansätze gehen davon aus, dass das Wasserzeichen bei der Entwicklung des Codes hinzugefügt wird und benötigen somit das Verständnis und den Beitrag der Programmierer für den Einbettungsprozess. Ziel unseres Forschungsprojekts ist es, ein Wasserzeichen-Framework zu entwickeln, dessen Verfahren automatisiert beim Übersetzen des Programms Wasserzeichen sowohl in neu entwickelte als auch in bestehende Programme hinzufügen. Als ersten Ansatz untersuchten wir eine Wasserzeichenmethode, die auf einer symbolischen Ausführung und anschließender Funktionsynthese basiert.
  Im Jahr 2018 wurden im Rahmen von zwei Bachelorarbeiten Methoden zur symbolischen Ausführung und Funktionssynthese untersucht, um zu ermitteln, welche sich für unseren Ansatz am Besten eignet.
  Im Jahr 2019 wurde ein Ansatz auf Basis der LLVM Compiler Infrastruktur untersucht, der mittels konkolischer Ausführung (concolic execution, eine Kombination aus  symbolischer und konkreter Ausführung) ein Wasserzeichen in einem ungenutzten Hardwareregister versteckt. Hierzu wurde der LLVM-Registerallokator dahingehend verändert, dass er ein Register für das Wasserzeichen freihält.
  Im Jahr 2020 wurde das inzwischen LLWM genannte Rahmenprogramm für das automatische Einfügen von Software-Wasserzeichen in Quellcode auf Basis der LLVM Compiler Infrastruktur um weitere dynamische Verfahren erweitert. Grundlage der hinzugefügten Verfahren sind, unter anderem, das Ersetzen/Verschleiern von Sprungadressen sowie Modifikationen des Aufrufgraphen.
  Im Jahr 2021 wurde das Rahmenprogramm LLWM um weitere angepasste, bereits in der Literatur bekannte, dynamische Verfahren sowie um das eigene Verfahren erweitert, das wir nun IR-Mark nennen Die hinzugefügten Verfahren basieren unter anderem auf der Umwandlung von bedingten Konstrukten in semantisch äquivalenten Schleifen oder auf Integrieren von Hashfunktionen, die die Funktionalität des Programms unverändert lassen, die Widerstandsfähigkeit aber erhöhen. IR-Mark wählt nun nicht nur gezielt die wenigen Funktionen aus, in denen die Registerverwendung bei der Code-Erzeugung verändert wird, sondern umfasst nun auch dynamische Aspekte um in den freigehaltenen Registern sinnvoll erscheinende Tarnwerte zu berechnen. Ein Artikel über LLWM und IR-Mark konnte publiziert werden.
  Im Jahr 2022 wurde das Rahmenprogramm LLWM um ein weiteres angepasstes Verfahren ergänzt. Die Methode nutzt  Ausnahmebehandlungen, um das Wasserzeichen zu tarnen.
  Im Jahr 2023 wurden mehr Methoden angepasst, um das LLWM-Framework zu erweitern. Hierzu zählen Techniken zum Einbetten, die auf Prinzipien der Zahlentheorie und des Aliasings beruhen.
  Im Jahr 2024 wurden drei neue Wasserzeichen entwickelt: Register Expansion, SemaCall und SideData. Diese Techniken konstruieren streufunktionsartige arithmetische Berechnungen, um während der Laufzeit einen Schlüsselwert in die Wasserzeichennachricht umzurechnen. Die ersten beiden Techniken wurden in dem Papier „Register Expansion and SemaCall: 2 Low-overhead Dynamic Watermarks Suitable for Automation in LLVM" auf dem CheckMATE'24 Workshop in Salt Lake City publiziert. 
  Im Jahr 2025 wurde das erweiterte Papier "Register Expansion, SemaCall, and SideData: Three Low-Overhead Dynamic Watermarks Suitable for Automation in LLVM" in dem DTRAP-Journal publiziert. Es wurde eine neue Wasserzeichentechnik entwickelt, die ein unentscheidbares Problem benutzt, um Wasserzeichen in Programme einzubetten. Es wird an automatisierten Angriffstechniken auf Basis von LLMs (Large Language Model) und Testfall Reduzierern gearbeitet, die erlauben, die Resilienz einzelner Wasserzeichentechniken empirisch zu vermessen.
  →More information

• Automatische Bewertung von Java- und Scala-Hausaufgaben

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen, Norbert Oster
  Term: 18.07.2013 - 30.11.2028
  Acronym: AuDoscore/ScExFuSS
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/audoscore-scexfuss/
  Abstract

  Viele Studierende üben früh objekt-orientierte oder funktionale Programmierung durch das selbständige Implementieren von Hausaufgaben. Die immensen Teilnehmerzahlen und divergierenden Lösungsansätze erschweren es Dozierenden, die Hausaufgaben (oft Prüfungsleistungen) nach einem einheitlichen Maßstab zu bewerten.
  Deshalb haben wir 2013 (damals auf Basis von Java-1.7, JUnit-4 und Scala-2.12) eine Erweiterung von JUnit entwickelt, deren Quellen wir unter https://github.com/FAU-Inf2/AuDoscore (Java) bzw. https://github.com/FAU-Inf2/ScExFuSS (Scala) veröffentlichen. Annotationen versehen Testfälle mit einer Bonus- oder Malus-Wertung. Die Ergebnisse der Testausführung werden erfasst und daraus vollautomatisch eine Gesamtpunktzahl errechnet. Die Bewertung erfolgt dabei in vier Stufen, wobei jede ggf. sofort ein ausführliches Feedback liefert.
  Im Jahr 2025 haben wir AuDoscore und ScExFuSS umfassend überarbeitet, nachdem zentrale Komponenten wegen der abrupten Evolution von Java, JUnit und Scala nicht mehr durch stetige Anpassungen lauffähig waren. Seit Java-25 ist der SecurityManager als Sicherheitsinfrastruktur deaktiviert. Durch die starke Einschränkung der Java-Compiler-API wurde sie für unsere Zwecke unbrauchbar. Wegen der syntaktischen Änderungen am Quell- und Byte-Code wurde die bisherige musterbasierte Problemerkennung nicht-deterministisch. Neuere JUnit-Versionen haben grundlegend andere (zu den alten inkompatible) Erweiterungsmechanismen.
  Daraus ergaben sich u.a. folgende Fragen:
  - Wie sicher verhindern, dass Studierende (un)absichtlich das Bewertungssystem selbst stören (bislang durch SecurityManager)?
  - Wie erkennen, wenn Studierende explizit verbotene API-Funktionen nutzen (deklarierte @Forbidden/@NotForbidden-Annotationen)?
  - Wie bei der Bewertung berücksichtigen, dass Studierende aufeinander aufbauende Funktionen fehlerhaft implementieren (Folgefehler)?
  - Wie AuDoscore und ScExFuSS in die neueste JUnit-Infrastruktur integrieren?
  Zur Lösung in AuDoscore nutzen wir nunmehr das "Classfile-Package" aus der Java-25-API. Als Ersatz für den SecurityManager und zur Umsetzung der "@[Not]Forbidden"-Annotationen untersuchen wir damit direkt den Bytecode nach gefährlichen oder verbotenen Funktionsaufrufen. Zur Umgehung von Folgefehlern transplantieren wir damit Klassen, Methoden oder Felder aus dem Bytecode der Musterlösung in die studentische. Dabei sind viele schwierige Sonderfälle (z.B. wegen "Type Erasure", "Lambdas" u.v.m.) zu behandeln, wozu wir ggf. auch Teile des Bytecodes transferieren, die nicht unmittelbar im Code-Block der zu ersetzenden Methode stehen und übersetzen die Tests für jeden Testfall passend neu.
  Zur Lösung in ScExFuSS verwenden wir aktuell die vom Compiler erzeugen TASTy-Dateien (Typed Abstract Syntax Trees) mittels des "Scala-3 Tasty-Inspectors". Als Ersatz für den SecurityManager und zur Behandlung der "@[Not]Forbidden"-Annotationen prüfen wir statisch, welche Funktionen tatsächlich verwendet werden. Die Folgefehler-Funktion auf Basis der TASTy-Dateien ist nun erstmals auch für Scala verfügbar.
  Zwecks Migration zu JUnit-6 haben wir AuDoscore, ScExFuSS und alle Tests auf JUnit-Jupiter portiert. Das "Einklinken" in den gesamten Prozess der Testausführung und das Protokollieren der Bewertungsereignisse wurde dazu von Grund auf neu implementiert. Infolge dessen haben wir auch alle vorhandenen Selbsttests aktualisiert und weitere ergänzt, um sicherzustellen, dass alle Änderungen und auch alle neuen Sprachmittel von Java-25, Scala-3 und JUnit-6 korrekt behandelt werden.

  →More information

• Verifikation und Validierung in der industriellen Praxis

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2022 - 31.12.2024
  Acronym: V&ViP
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/vvip/
  →More information

• Informatik als Grundlage eines erfolgreichen MINT-Studiums entlang der Bildungskette fördern

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Marc Berges, Michael Philippsen, Norbert Oster
  Term: 01.11.2019 - 31.10.2022
  Acronym: CS4MINTS
  Funding source: Bayerisches Staatsministerium für Wissenschaft und Kunst (StMWK) (seit 2018)
  URL: https://www.ddi.tf.fau.de/forschung/laufende-projekte/cs4mints-informatik-als-grundlage-eines-erfolgreichen-mint-studiums-entlan
  →More information

• Kooperative Exploration und Analyse von Software in einer Virtual/Augmented Reality Appliance

  
  (Drittmittelfinanzierte Gruppenförderung – Teilprojekt)
  Overall project: Kooperative Exploration und Analyse von Software in einer Virtual/Augmented Reality Appliance
  Project leader: Michael Philippsen, Florian Lautenschlager
  Term: 01.09.2018 - 31.12.2022
  Acronym: Holoware
  Funding source: Bundesministerium für Wirtschaft und Energie (BMWE)
  URL: https://www2.cs.fau.de/research/Holoware/
  →More information

• Rekurrente Neuronale Netze (RNNs) zur echtzeitnahen Bestimmung nichtlinearer Bewegungsmodelle

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 01.10.2017 - 31.03.2021
  Acronym: RuNN
  Funding source: Fraunhofer-Gesellschaft
  URL: https://www2.cs.fau.de/research/RuNN/
  →More information

• Grundlagen der Informatik als Fundament eines zukunftsorientierten MINT-Studiums

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen, Norbert Oster, Marc Berges
  Term: 01.10.2016 - 30.09.2019
  Acronym: GIFzuMINTS
  Funding source: Bayerisches Staatsministerium für Bildung und Kultus, Wissenschaft und Kunst (ab 10/2013)
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/#gifzumints
  →More information

• Entwicklung adaptiver Algorithmen in funkbasierten Lokalisierungssystemen

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 15.05.2016 - 31.03.2017
  Acronym: EAAFLS
  Funding source: Industrie
  URL: https://www2.cs.fau.de/research/EAAFLS/
  →More information

• Automatische Erkennung von Wettlaufsituationen

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2016 - 30.09.2021
  Acronym: AuDeRace
  URL: http://www2.informatik.uni-erlangen.de/research/AuDeRace/
  →More information

• Parallele Code-Analyse auf einer GPU

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.07.2013 - 30.09.2020
  Acronym: ParCAn
  URL: https://www2.cs.fau.de/research/ParCAn/
  →More information

• Design for Diagnosability

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 15.05.2013 - 30.09.2018
  Acronym: DfD
  Funding source: Bayerisches Staatsministerium für Wirtschaft und Medien, Energie und Technologie (StMWIVT) (ab 10/2013)
  URL: http://www2.informatik.uni-erlangen.de/research/DfD/
  →More information

• Echtzeitkritische Systeme

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Dietmar Fey, Michael Philippsen
  Term: 01.01.2013 - 31.12.2013
  Funding source: Industrie
  
  →More information

• Methoden und Werkzeuge zur iterativen Entwicklung und Optimierung von Software für eingebettete Multicore-Systeme

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 15.10.2012 - 30.11.2014
  Acronym: WEMUCS
  Funding source: Bayerisches Staatsministerium für Wirtschaft, Infrastruktur, Verkehr und Technologie (StMWIVT) (bis 09/2013)
  URL: https://www.ps.tf.fau.de/forschung/forschungsprojekte/#wemucs
  →More information

• Inkrementelle Code-Analyse

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.04.2012 - 30.06.2017
  Acronym: InCA
  URL: https://www2.cs.fau.de/research/InCA/
  →More information

• Inter-Thread Testing

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2012 - 31.12.2013
  Acronym: InThreaT
  
  →More information

• Embedded Realtime Language Development Framework

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2012 - 30.11.2014
  Acronym: ErLaDeF
  
  →More information

• Übersetzerunterstützte Parallelisierung für Mehrkern-Architekturen

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2011 - 31.12.2016
  Acronym: LBMMC
  
  →More information

• Automatische Code-Parallelisierung zur Laufzeit

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen, Ronald Veldema
  Term: 01.01.2011 - 30.04.2016
  Acronym: AutoParR
  
  →More information

• Effiziente Software-Architekturen für verteilte Ereignisverarbeitungssysteme

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 15.11.2010 - 31.12.2015
  Acronym: ESADEPS
  Funding source: Fraunhofer-Gesellschaft
  
  →More information

• Analyse von Code-Repositories

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2010 - 31.12.2023
  Acronym: AnaCoRe
  URL: https://www2.cs.fau.de/research/AnaCoRe/
  →More information

• Softwareleitstand

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 01.11.2009 - 31.12.2015
  Acronym: Softwareleitstand
  Funding source: Bundesministerium für Wirtschaft und Energie (BMWE)
  
  →More information

• OpenMP/Java

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 01.10.2009 - 01.10.2015
  Funding source: Industrie
  
  →More information

• Parallelisierungstechniken für eingebettete Systeme in der Automatisierungstechnik

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.06.2009 - 31.12.2015
  Acronym: PATESIA
  
  →More information

• Integrierte Werkzeug-Kette zur metamodellbasierten Modellierung und Ausführung von Software-Entwicklungsprozessen

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Detlef Kips, Michael Philippsen
  Term: 01.10.2008 - 31.12.2012
  Funding source: Bundesministerium für Wirtschaft und Energie (BMWE)
  
  →More information

• Funkortung

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 01.05.2008 - 14.11.2013
  Funding source: Fraunhofer-Gesellschaft
  
  →More information

• Modellgetriebene Komponentenkomposition

  
  (Drittmittelfinanzierte Einzelförderung)
  Project leader: Michael Philippsen
  Term: 15.06.2007 - 31.12.2011
  Funding source: Industrie
  
  →More information

• JavaParty

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.04.2007 - 31.12.2010
  Acronym: JavaParty
  
  →More information

• ParSeMiS - die Parallele und Sequenzielle Graph Mining Suite

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.05.2006 - 31.12.2010
  Acronym: ParSeMiS
  
  →More information

• Tapir

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2006 - 31.12.2010
  Acronym: Tapir
  
  →More information

• Cluster and Grid computing made easy

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.01.2006 - 31.12.2010
  Acronym: Jackal
  
  →More information

• International Collegiate Programming Contest an der FAU

  
  (Projekt aus Eigenmitteln)
  Project leader: Michael Philippsen
  Term: 01.11.2002 - 31.12.2024
  Acronym: ICPC
  URL: http://www2.informatik.uni-erlangen.de/research/ICPC/
  →More information

• 30th International Workshop on High-Level Parallel Programming Models and Supportive Environments (HIPS) at 39th IEEE Intl. Parallel + Distributed Processing Symposium, IPDPS 2025, Milan, Italy, June 3-6, 2025
• PASA 2020, 14th Workshop on Parallel Systems and Algorithms, at the International Conference on Architecture of Computing Systems (ARCS 2020), Aachen, Germany, May 25-28, 2020, PC member
• 5th Workshop on Artifical Intelligence and Empirical Methods for Software Engineering and Parallel Computing Systems (AI-SEPS), co-located with ACM Conf. on Systems, Programming, Languages and Applications: Software for Humanity (SPLASH 2018), Boston, MA, November 04-09, 2018, PC member
• PASA 2018, 13th Workshop on Parallel Systems and Algorithms, at the International Conference on Architecture of Computing Systems (ARCS 2018), Braunschweig, Germany, April 9-12, 2018, PC member
• 4th Workshop on Software Engineering for Parallel Systems (SEPS), co-located with ACM Conf. on Systems, Programming, Languages and Applications: Software for Humanity (SPLASH 2016), Vancouver, Canada, October 22-27, 2017, PC member
• 11th ACM International Conference on Distributed and Event-Based Systems (DEBS 2017), Barcelona, Spain, June 19-23, 2017, PC member
• 6th Intl. Workshop on Multicore Software Engineering (IWMSE17) at Euro-Par 2017, 23rd Intl. Europ. Conf. on Parallel and Distributed Computing, Santiago de Compostela, Spain, August 28-29, 2017, PC member
• 27. PARS-Workshop 2017, Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware, Hagen, Germany, May 4-5, 2017, PC member
• 3rd Workshop on Software Engineering for Parallel Systems (SEPS), co-located with ACM Conf. on Systems, Programming, Languages and Applications: Software for Humanity (SPLASH 2016), Amsterdam, The Netherlands, October 30 - November 4, 2016, PC member
• 5th Intl. Workshop on Multicore Software Engineering (IWMSE16) at Euro-Par 2016, 22nd Intl. Europ. Conf. on Parallel and Distributed Computing, Grenoble, France, August 22-26, 2016, PC member
• PASA 2016, 12th Workshop on Parallel Systems and Algorithms, at the International Conference on Architecture of Computing Systems (ARCS 2016), Nürnberg, Germany, April 4-5, 2016, PC member
• Intl. Conf. on Multicore Software Engineering, Performance, and Tools (MUSEPAT 2016), at the 31rd ACM/SIGAPP Symposium On Applied Computing, Pisa, Italy, April 4-8, 2016, PC member and Steering Committee member
• 2nd Workshop on Software Engineering for Parallel Systems (SEPS), co-located with ACM Conf. on Systems, Programming, Languages and Applications: Software for Humanity (SPLASH 2015), Pittsburgh, PA, October 25-30, 2015, PC member
• 26. PARS-Workshop 2015, Parallel-Algorithmen, -Rechnerstrukturen und -Systemsoftware, Potsdam, Germany, 7.-8. Mai 2015, PC member
• Intl. Conf. on Multicore Software Engineering, Performance, and Tools (MUSEPAT 2015), at the 30th ACM/SIGAPP Symposium On Applied Computing, Salamanca, Spain, April 13-17, 2015, PC member and Steering Committee member
• 1st Workshop on Software Engineering for Parallel Systems (SEPS), co-located with ACM Conf. on Systems, Programming, Languages and Applications: Software for Humanity (SPLASH 2014), Portland, OR, October 21, 2014, PC member
• PASA 2014, 11th Workshop on Parallel Systems and Algorithms, Lübeck, Germany, Feb. 25-28, 2014
• IPDPS'14, 28th IEEE Intl. Parallel + Distributed Processing Symposium, Phoenix, AZ, May 19-23, 2014, PC member
• Intl. Conf. on Multicore Software Engineering, Performance, and Tools (MUSEPAT 2013), Saint Petersburg, Russia, Augsut, 21-23, PC and Steering-Committee member
• 25. PARS - Workshop, Erlangen, April 11-12, 2013, Co-Chair
• Workshop on Parallel and Distributed Programming at Euro-Par 2013, Aachen, Germany, August 26-30, 2013, Local PC chair
• IPDPS'13, 27th IEEE Intl. Parallel + Distributed Processing Symposium, Boston, MA, May 20-24, 2013, PC member
• ISMM'13, ACM Intl. Symp. on Memory Management, Seattle, WA, June 20-21, 2013, PC member
• MC'12, Facing the Multicore-Challenge III, September 19-21, 2012, PC member
• MSEPT'12, International Conference on Multicore Software Engineering, Performance, and Tools, at Tools 2012, Prague, Czech Republic, May 31, 2012, Organizer, PC Co-Chair
• PASA 2012, 10th Workshop on Parallel Systems and Algorithms, Munich, Germany, Feb. 28-29, 2012
• PADTAD IX, Workshop on Parallel and Distributed Systems: Testing, Analysis, and Debugging at the Intl. Symp. on Software Testing and Analysis, Toronto, Canada, July 17, 2011
• 24. PARS - Workshop, Zürich, May 26-27, 2011
• 4th Intl. Systems and Storage Conference, SYSTOR 2011, Haifa, Israel, May 30-June 1, 2011
• 3rd Intl. Workshop on Multicore Software Engineering (IWMSE10) at 32st Intl. Conf. on Software Engineering (ICSE), Cape Town, South Africa, May 03, 2010, Organizer, PC Co-Chair
• 4th Intl. Workshop on Multicore Software Engineering (IWMSE11) at 33rd Intl. Conf. on Software Engineering (ICSE), Waikiki, Honolulu, Hawaii, May 21, 2011, Organizer, PC Co-Chair
• 2nd Intl. Workshop on Multicore Software Engineering (IWMSE09) at 31st Intl. Conf. on Software Engineering (ICSE), Vancouver, Canada, May 18, 2009
• IEEE International Parallel and Distributed Processing Symposium, IPDPS 2008, Miami, FL, April 14-18, 2008
• 3rd Intl. ACM SIGPLAN/SIGOPS Conf. on Virtual Execution Environments, VEE 2007, San Diego, CA, June 13-15, 2007
• 2006 Intl. Symp. on Parallel and Distributed Processing and Applications, ISPA 2006, Sorrento, Italy, Dec. 1-4, 2006
• 2006 High Performance Computing and Simulation Conference,
  Bonn, May 28-30, 2006
• 5th IEEE International Symposium on Signal Processing and Information Technology (ISSPIT'05), Athens, Greece, December 18-21, 2005
• International Conference on Parallel and Distributed Computing and Networks, PDCN 2005, Innsbruck, Austria, February 15-17, 2005
• International Conference on Compiler Construction, CC'05, Edinburgh, Scotland, April 4-5, 2005
• International Conference on High Performance Computing, Hyderabad, India, December 17-20, 2003
• Workshop on High-Performance Object-Oriented and Middleware Systems at Euro-Par 2003, Klagenfurt, Austria, August 26-29, 2003, Local PC Chair
• 5th International Workshop on Java for Parallel and Distributed Computing at IPDPS 2003, Nice, France, April 22-26, 2003
• Workshop on Parallel Programming: Models, Methods, and Programming Languages at Euro-Par 2002, Paderborn, Germany, August 27-30, 2002
• Fourth Workshop on Java for High-Performance Computing in conjunction with ACM International Conference on Supercomputing, ICS '02, New York, USA, June 22-26, 2002
• 4th International Workshop on Java for Parallel and Distributed Computing at IPDPS 2002, Fort Lauderdale, USA, April 15-19, 2002
• Tenth IEEE International Symposium on High Performance Distributed Computing (HPDC-10), San Francisco, California, August 7-10, 2001
• Workshop on Object Oriented Architectures, Tools and Applications at Euro-Par 2001, Manchester, UK, August 28-31, 2001
• NET.OBJECTDAYS 2001, (Nachfolge JIT, DJEK, STIJA), Erfurt, Germany, September 10-13, 2001
• Workshop: Java in High Performance Computing at HPCN-Europe'01, Amsterdam, June 25-27, 2001
• Third Workshop on Java for High-Performance Computing in conjunction with ACM International Conference on Supercomputing, ICS '01, Sorrento, Italy, June 16-21, 2001
• ACM 2001 Java Grande Conference, Stanford, California, June 2-4, 2001, PC Chair
• 3rd International Workshop on Java for Parallel and Distributed Computing at IPDPS 2001, San Francisco, California, April 23-27, 2001
• Workshop on Object Oriented Architectures, Tools and Applications at Euro-Par 2000, Munich, Germany, August 29-September 1, 2000, Local PC Chair
• NET.OBJECTDAYS 2000, (Nachfolge JIT, DJEK, STIJA), Erfurt, Germany, October 10-12, 2000
• ACM 2000 Java Grande Conference, San Francisco, California, June 3-4, 2000
• 2nd International Workshop on Java for Parallel and Distributed Computing at IPDPS 2000, Cancun, Mexico, May 1-5, 2000
• Workshop: Java in High Performance Computing at HPCN-Europe'00, Amsterdam, May 8-10, 2000
• Workshop on Java for High Performance Computing at
  ICS Supercomputing 2000, Santa Fe, New Mexico, May 7, 2000
• TOOLS USA'99 (Technology of Object-Oriented Languages and Systems), Santa Barbara, California, August 2-6, 1999
• JIT'99 Java-Informations-Tage 1999, Düsseldorf, Germany, September 20-21, 1999
• Tutorial and Workshop on Java for High-Performance Computing at Supercomputing 99, Rhodes, Greece, June 19-20, 1999
• ACM 1999 Java Grande Conference, San Francisco, California, June 12-14, 1999
• Workshop: Java in High Performance Computing at HPCN-Europe'99, RAI Conference Center, Amsterdam, April 12-14, 1999
• International Workshop on Java for Parallel and Distributed Computing at IPDPS 1999 San Juan, Puerto Rico, April 12-16, 1999
• Asia Pacific Web Conference (APWeb98), Beijing, P.R. China, September 27-30, 1998
• TOOLS USA'98 (Technology of Object-Oriented Languages and Systems), Santa Barbara, California, August 3-7, 1998
• ACM 1998 Workshop on Java for High-Performance Network Computing, Palo Alto, California, February 28-March 1, 1998

Aktuelle:

• Vertrauensdozent der GI in Erlangen, seit 04/2004.
• Lehrbelastungskommission, seit 05/2002.

Frühere:

• Mitglied Berufungsausschuss W3 Data- und Software-Engineering (Nachfolge Leis), 12/2022-08/2024.
• Mitglied Berufungskommission W3 Informatik (Systemsoftware), Friedrich-Schiller Universität FSU Jena, 01/2020-06/2022
• Vorsitzender Berufungsausschuss W2 Didaktik der Informatik (Nachfolge Romeike), 11/2018-11/2019.
• Kommissarische Leitung der Professur für Didaktuk der Infrmatik, 10/2018-11/2019.
• Mitglied der Studienkommission Informatik, 11/2018-11/2019.
• Mitglied des Vorstands des Zentrums für Lehrerbildung, 10/2018-11/2019.
• Mitglied Berufungsausschuss W3 Experimentelle Astroteilchenphysik (Nachfolge Anton), 12/2017-05/2019.
• Mitglied Berufungsausschuss W3 Visual Computing (Nachfolge Greiner), 06/2016-12/2017.
• Mitglied der Raum- und Baukommission der Technischen Fakultät, 10/2013-04/2015.
• Stellvertretender Sprecher der Kollegialen Leitung des Department Informatik, 10/2011-09/2013.
• Kommissarische Leitung der Professur für Didaktik der Informatik, 08/2012-09/2013.
• Vorsitzender Berufungsverfahren W2-Professur Didaktik der Informatik (Nachfolge Brinda), 07/2012-02/2013.
• Mitglied der Prüfungsausschusses MA Internationale Wirtschaftsinformatik, 12/2008-11/2019.
• Mitglied der Berufungskommission W1-Professur für Digitalen Sport, 12/2009-02/2011.
• Mitglied der Berufungskommission W3-Professur für IT-Sicherheitsinfrastrukturen, 10/2009-12/2010.
• Schriftführer des Berufungsausschusses W2-Professur Open Source Software, 07/2008-09/2009.
• Externes Mitglied der Berufungskommission W3-Professur für Softwaresysteme an der Universität Passau, 06/2008-10/2008.
• Mitglied des Senats und des Hochschulrats der Friedrich-Alexander-Universität, 10/2007-09/2009.
• Mitglied des Fachbereichsrats der Technischen Fakultät, 10/2004-09/2009.
• Mitglied der Kommission zur Verteilung und Verwendung der Studienbeiträge der Informatik, 11/2006-09/2009 (für den Studiengang Informatik: 11/2006-09/2007, für den Studiengang IuK 10/2007-09/2009, 05/2010-09/2010)
• Mitglied der Berufungskommission W2-Professur für technisch-wissenschaftl. Höchstleistungsrechnen, 05/2006-12/2007.
• IT-Generalist der DFG-Expertenkommission zur Begleitung des Projekts Online-Wahl der Fachkollegien 2007, 04/2006-06/2008.
• Mitglied der Berufungskommission W2-Professur für Informatik (Datenbanksysteme, Nachfolge Jablonski), 01/2006-09/2007.
• Kommissarische Leitung des Lehrstuhls Informatik 3, Rechnerarchitektur, 10/2005-02/2009.
• Exportbeauftragter des Instituts für Informatik, 10/2005-11/2007.
• Arbeitsgruppe Bachelor/Master für den Studiengang Informatik, 05/2005-08/2007.
• Arbeitsgruppe Bachelor/Master für den Studiengang Informations- und Kommunikationstechnik, 05/2005-01/2006.
• Geschäftsführender Vorstand des Instituts für Informatik, 10/2004-09/2005.
• Mitglied der Strukturkommission der Technischen Fakultät, 10/2004-09/2005.
• Mitglied des Consilium Techfak, 10/2004-09/2005.
• Vorstand des Interdisziplinären Zentrums für funktionale Genomik, FUGE, 09/2004-06/2009.
• Arbeitsgruppe Bibliotheksmodernisierung, 04/2004-12/2012.
• Mitglied der Berufungskommission W3-Professur für Informatik (Rechnerarchitektur, Nachfolge Dal Cin), 11/2003-02/2009.
• Mitglied der Studienkommission Informations- und Kommunikationstechnik, 10/2003-09/2005.
• Mitglied der Studienkommission Wirtschaftsinformatik, seit 04/2002.
• Mitglied der Studienkommission Informatik, 04/2002-09/2011.
• Senatsberichterstatter Berufungsverfahren C3-Professur Organische Chemie (Nachf. Saalfrank), 08/2004-02/2005.
• Schriftführer Berufungsverfahren C3-Professur Didaktik der Informatik, 04/2004-03/2005.
• Mitglied der Berufungskommission C3-Professur für Informatik (Nachfolge Müller), 11/2003-07/2004.
• Mitglied der Berufungskommission C3-Professur für Numerische Simulation mit Höchstleistungsrechnern, 07/2002-01/2003.
• Mitglied der Berufungskommission C4-Professur für Informatik (Rechnernetze und Kommunikationssysteme), Nachfolge Herzog, 04/2002-02/2003.

• ACM Transactions on Software Engineering and Methodology, TOSEM
• ACM Transactions on Programming Languages and Systems, TOPLAS
• IEEE Transactions on Parallel and Distributed Systems
• Journal of Parallel and Distributed Computing
• Concurrency - Practice and Experience
• Software - Practice and Experience
• Journal of Systems and Software
• Informatik-Spektrum
• Informatik - Forschung und Entwicklung

• GI, Gesellschaft für Informatik, seit 1987
• ACM, Association for Computing Machinery, seit 1990
• IEEE, Institute of Electrical and Electronics Engineers, seit 1993. Seit 2020 Senior Member